This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) THIN FILM TRANSISTOR

(11) 1-30272 (A) (43) 1.2.1989 (19) JF


(21) Appl. No. 62-186830 (22) 27.7.1987

(71) ALPS ELECTRIC CO LTD (72) KAZUYA OKABE(1)

(51) Int. Cl¹. II01L29/78,G02F1/133,G09F9/35,H01L27/12

PURPOSE: To simplify a manufacturing process by a method wherein a gate electrode or source and drain electrodes provided on the side of a picture element electrode directly above a substrate is (are) composed of a double-layer structure (double-layer structures) of a transparent conductor layer and a metal layer (transparent conductor layers and metal layers).

CONSTITUTION: A transparent conductor layer 12 is formed over the whole surface of a transparent substrate I and a metal layer 13 is formed on it. Then the transparent conductor layer 12 and the metal layer 13 are etched and patterned into the forms of a picture element electrode 3 and a gate electrode 2. Then a silicon nitride layer to be a gate insulating film 4 and an amorphous silicon hydride layer to be a semiconductor layer 5 are successively formed over the whole surface and further a phosphorus-doped amorphous silicon hydride layer to be an n*type layer 6 is formed and those layers are etched to be patterned and, at the same time, to form a contact hole 9. Then an aluminum layer to be a source electrode 7 and a drain electrode 8 is formed and then the metal film 13, the silicon nitride film, the amorphous silicon hydride film and the like are removed by etching and a passivation film 10 and a light shield 11 are formed.



19日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

昭64-30272

<pre>⑤Int.Cl.⁴ H 01 L 29/78</pre>	識別記号 3 1 1 3 2 7	广内整理番号 P-7925-5F 7370-2H 7335-5C A-7514-5F 審査請求	◎公開	昭和64年(1989)2月1日	
G 02 F 1/133 G 09 F 9/35 H 01 L 27/12			審査請求	未請求	発明の数 1

49発明の名称

薄膜トランジスタ

②特 顋 昭62-186830

②出 顋 昭62(1987)7月27日

で発明者 岡部

和弥

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社

内

母 明 者 関

斎

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社

内

⑪出 願 人 アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

②代理人 弁理士 志賀 正武 外2名

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

基板部上の面柔電極の側方に設けられるゲート 電棒もしくはソース電極およびドレイン電極が透明等電体圏と金属圏との二酸構造となっていることを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

(産業上の利用分野)

この発制は液晶素子、センサ素子等をスイッチング駆動する薄膜トランジスタ (以下、TFTと略称する。) に関する。

(従来の技術)

第6 図は従来の「FTを示すもので、図中符号 1 は透明基板である。この透明基板 1 上には、でリプデンなどの金銭からなるゲート電極 2 が設けられ、これと若干離れてインジウムスズ酸化物 (以下、1 TOと略称する。) などの透明速電体

からなる画楽電板3が設けられている。このゲー ト出版2上および両素配植3上の一番には恋化ケ イ系などからなるゲート絶様膜4が設けられ、こ のゲート絶秘数4上には水素化アモルファスシリ コンなどからなる半導体図5が形成され、この半 芍 体 尉 5 上 に は リン 原 子 ドー ア 水 煮 化 ア モ ル ファ スシリコンなどからなる n + 贈 6 が所定のチャン ネルを介して設けられている。さらに、n * 816 上にはアルミニウムなどの金銭からなるソース電 権7およびドレイン選権8が設けられ、このドレ イン電極8は頭滑電機3上のゲート絶縁製4、半 専体暦 5 および n * 附 6 に形成されたコンタクト ボール9を介して直茶電極3に接続されている。 また、この基板全面にはシリカなどからなるパッ シペーション投10 が形成され、パッシペーショ ン以10の上記チャンネルに対応する位置にはア ルミニウムなどの金 風からなるライトシールド 1 1が設けられている。

このようなTFTを製造するには、個業電権3となる1-TOBを基板1全面に成設したのち、パ

ターニングして画素電優3を形成し、ついでこの上からゲート電極2となるモリアデン設を全面成膜し、同様にパターニングしてゲート電極2を形成する。ついで、この上にゲート地段4、半導体図5、 n * 対6、ソース電極7、ドレイン電極8を耐次成膜、パターニングすることにより行われる。

(発明が解決しようとする同遠点)

, ¥

ř

しかしながら、このようなTFTにあっては、その製造に対して上述の如く製造工程が多く、フォトリソエッチング工程に足囚する欠陥によって歩田りを十分高くすることが囚難である問題があった。

この発明は上記事情に磨みてなされたもので、 その製造にあたって製造工程を簡略化でき歩留り の向上が可能なTFTを提供することを目的とす るものである。

(問題点を解決するための手吸.).......

この発明では、基板選上の西条電板の側方に設けられるゲート電極もしくはソース電極およびド

このような構造の「FTは次のようにして製造される。

まず、第2回に示すように透明基板1全面に! 「〇などからなる週明尊遺体問12を成績し、こ の上全面にモリプデンなどからなる金属層13を **皮膜する。次に、これら透明導電体層12および** 金属阿13を主水系のエッチング剤を用いてエッ チングし、第3回に示すように西来電極3とゲー ト電極2との形状にパターニングする。ついで、 第4因に示すようにこの上にゲート絶縁腹4とな る窓化ケイ素などと、半導体数5となる水素化ア モルファスシリコンなどを順次成膜し、さらにn * 関 6 となるリン原子ドープ水流化ソモルファス シリコンなどを成蹊してパターニングすると同時 にコンタクトホール9をエッチングして形成する ついで、ソース電極でおよびドレイン電極8とな るアルミニウムなどの金銭を成果し、パターニン グする。こののち、第5回に示すように西渚港極 3となる透明導電体第12上の金属膜13、窒化 ケイ 済 限 、 水 業 化 ア モル ファ スシリ コン 等 を エッ

レイン電極が透明導電体層と金属圏との二酸構造 することをその解決手段とした。

第1回は、この発明のTFTの例を示すもので、この例のTFTが取6回に示したTFTと異なるところはゲートは極2および直接電極3の一部が二地構造となっている点である。すなわち、 基板1 近上のITOなどからなる透明導電体解12上のモリアデンなどからなる金属網13の二層から構成されている。

チング除去して透明導電体配12を詳出する。ついで、常法に従ってパッシペーション終10、ライトシールド11を形成すれば、第1回に示すような目的とするT「Tを得ることができる。

このような構造のTFTでは、その製造に厭し て上述のように直来電極3となる透明導電体形1 2と、ゲート戦権2となる金銭換13をご選に成 膜し、これら二層を輝時にエッチングして頭魚電 握3とゲート世権2とすることができる。このだ め、ホトマスクを1枚省略でき、ホトエッチング 工程も1回省略することが可能となる。また、順 集団権3となる諸明進団は関12との金属暦13 の飲去も、従来から行われているゲート絶縁脱4 をなす窒化ケイ素膜などと、半導体間5をなす水 素化アモルファスシリコン膜などとのエッ チング 除去時に同時に行うことができるので、金鳳賢1 3の除去によって新たに工程が均加することもな い。よって、このTFTを製造するにあたっては、 ホトリソエッチング I 程に起囚する欠陥が 減少し、 少留りが向上する。

また、直流電視3となる透明導電体飼12上に 一部残る金属図13は、ゲート絶縁提4などの下 方に位置するので、菌角電板3の閉口率を低下さ せることもなく、また羽朮性であるので、ドレイ ン環境8と資素電極3との電気的接続を妨害する こともない.

なお、ゲート電極2が接続されるゲートパスも 同様の二段構造とすることができるのは当然であ

上記実施別のTFTは逆スタガー構造のもので めるが、ソース電極、ドレイン電極とゲート電極 との配設関係が上下逆転した順スタガー構造のT FTにおいても頑様の構成をとることが可能であ びドレイン常権を透明尊載体局と金属圏との二別 構造とすればよく、製造に際しても、両様にホト マスクが1枚省略でき、ホトリソエッチング工程 が1回省略できる。

(発明の効果)

以上説明したように、この発明の冠膜トランジ

スタは、基収試上の西流電板の銀方に設けられる ^ ゲート電極もしくはソース電板およびドレイン電 権が透明導電体窟と金属道との二層構造となって いるものであるので、その製造に際しては産業混 権とゲート電視のパターニングあるいは直流電板 とソース電極とドレイン電極のパターニングを1 回で行うことが可能となり、これによってホトマ スクが1枚省略でき、ホトリソエッチング工程が 1回省略でき、ホトリソエッチングに伴う欠陥が 減少し、製造歩留りが向上する。

4. 図面の簡単な説明

第1回は、この発明の消費トランジスタの一例 を示す概略断面図、第2頃ないし第5回は、第1 した戦略断面図、第6図は従来の悲襲トランジス タの例を示す戦略断面図である。

1 … … 透明基板、


2……ゲート選権、

3 … … 西素馆框、


7……ソーズ電極、 8……ドレイン電極。

> 出加人 アルプス電気株式会社 代表者


第1図




第2図




第3図



第4図



第5図



第6図

